Senior FPGA / vhdl Engineer - Xilinx, pcie, IP (35.000 - 50.000 Kč)

Náplň práce, pravomoci a zodpovědnosti

* vývoj HW řešení pro platformu FPGA / Xilinx - Xilinx Virtex 7, UltraScale
* vývoj testovacích scénářů a jiných utilit pod OS Linux
* práce s technologiemi PCI express, Ethernet + TCP/IP
* návrh a optimalizace algoritmů pro zpracování komunikace
* koordinace dílčích části vývoje
* plánování jednotlivých aktivit ve vývoji
* provádění test benchů
* různé úrovně testování (systémové, simulace, performance)
* občasné služební cesty (workshop, zákazník)
* komunikace s kolegy v týmu

Jiné výhody

!!! Exkluzivní nabídka do R&D - dynamická společnost se zákazníky na všech kontinentech a zvučných jmen, jako je Google nebo NYSE, rozšiřuje svůj tým o vývojáře komunikačních zařízení pro oblast počítačových sítí. Naše činnost je úzce spjata s prestižními R&D pracovištěmi a patříme mezi rychle roustoucí společnosti. Nabízíme Ti jedinečnou příležitost stát se členem týmu vývojářů leading-edge řešení vysokorychlostních datových zařízení na nejvýkonnějších FPGA platformách. Neváhej a nastup do vlaku směrem kariéra v R&D na pozici Senior FPGA / VHDL Engineer.

* zajímavé ohodnocení + prémie
* pružná pracovní doba
* příspěvek na penzijní pojištění
* příležitostný homeoffice, zdravotní volno
* stravenky
* výhodné peněžní půjčky
* možnost podpory vlastních projektů
* firemní akce
* mobilní firemní tarif
* příležitost cestovat k zákazníkovi po celém světě
* kultůra dynamické společnosti, mladý tým
* možnost využití firemní 3D tiskárny
* lokalita: Brno-město

Osobnostní předpoklady a dovednosti
* VŠ v oboru elektrotechnika, ICT nebo relevantní
* pevné základy digitální techniky (logika, sekvenční a kombinační obvody, stav. automaty, hodinové domény)
* zkušenosti s vývojem aplikací ve VHDL pro FPGA
* znalost nástrojů Xilinx Vivado, ModelSim, ISE
* zkušenosti s debuggováním pomocí Chipscope
* angličtina - schopnost technické komunikace s kolegou, zákazníkem
*
* výhodou - CCNA nebo obecně pevné základy sítí
* výhodou - znalost SystemVerilog
* výhodou - předchozí zkušenost nebo zájem o technické vedení juniorů
* výhodou - zkušenosti se skriptováním (Makefile, PERL, Python, Bash)
* výhodou - uživatelská znalost OS Linux

Práce v oboru: IT

Lokality: Jihomoravský kraj